# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2002 EPO. All rts. reserv. 9688315

Basic Patent (No,Kind,Date): JP 3019340 A2 910128 <No. of Patents: 002> MANUFACTURE OF SEMICONDUCTOR DEVICE (English)

Patent Assignee: SEIKO EPSON CORP Author (Inventor): KUNII MASABUMI

IPC: \*H01L-021/31; C23C-016/44; C23C-016/52; H01L-021/205; H01L-021/84

CA Abstract No: 115(08)083540T Derwent WPI Acc No: C 91-069992 JAPIO Reference No: 150139E000132

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 3019340 A2 910128 JP 89154010 A 890616 (BASIC)

JP 2751420 B2 980518 JP 89154010 A 890616

Priority Data (No,Kind,Date): JP 89154010 A 890616 DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

03356440 \*\*Image available\*\*

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO .:

**03-019340** [JP 3019340 A]

PUBLISHED:

January 28, 1991 (19910128)

INVENTOR(s): KUNII MASABUMI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

01-154010 [JP 89154010]

FILED:

June 16, 1989 (19890616)

**INTL CLASS:** 

[5] H01L-021/31; C23C-016/44; C23C-016/52; H01L-021/205;

H01L-021/84

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 12.6 (METALS --

Surface Treatment)

JAPIO KEYWORD:R004 (PLASMA); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R100 (ELECTRONIC MATERIALS -- Ion Implantation);

R131 (INFORMATION PROCESSING -- Microcomputers &

Microprocessers)

JOURNAL:

Section: E, Section No. 1053, Vol. 15, No. 139, Pg. 132,

April 09, 1991 (19910409)

#### **ABSTRACT**

PURPOSE: To make it possible to form a high-efficiency TFT at a high throughput using a low-temperature process by a method wherein in a method of forming an insulating film on the surface of a semiconductor by a chemical vapor growth method, the concentration of diluent gas, such as helium, neon, argon and xenon gases or the like, is changed to a film-forming time.

CONSTITUTION: An SiO(sub 2) thin film 203 which is used as a gate insulating film is formed on a polycrystalline silicon thin film 202 made to perform a solid phase growth. In case a PCVD method is used for the film formation of the SiO(sub 2) thin film 203, inert gas, such as He gas or the like, is added to the mixed gas of SiH(sub 4) gas and N(sub 2)O gas for reducing damage to the film 203. In the PCVD method, in case He gas is used as diluent gas in the gas flow rate ratio of low-temperature gas, the flow rate of the He gas is changed to a film-forming time. When the flow rate of the He gas is changed, the He gas is brought into a state that its amount dilution is large in the vicinity of an Si/SiO(sub 2) interface, that though the damage to the film 203 is very small, the film formation progresses in a state that a film forming speed is slow and as the film formation becomes more distant from the Si/SiO(sub 2) interface, the film-forming speed becomes first. By adopting such a film-forming method, a Si/SiO(sub 2) interface is realized as the film-forming time is kept good short.

### 訂正有り

### ⑲ 日本国特許庁(JP)

10 特許出顧公開

# @ 公 開 特 許 公 報 (A) 平3-19340

ØInt. Cl. <sup>5</sup>

識別記号

厅内整理番号

7739—5 F

每公開 平成3年(1991)1月28日

H 01 L 21/31 C 23 C 16/44 16/52 H 01 L 21/205 21/84

Z 6940-5F 8722-4K 8722-4K 7739-5F

審査請求 未請求 請求項の数 1 (全5頁)

❷発明の名称

半導体装置の製造方法

②特 願 平1-154010

②出 頤 平1(1989)6月16日

伊発明 者 国 井

正文

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

の出 願 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 鈴木 喜三郎

外1名

#### 明 相 帝

#### 1. 発明の名称

半導体装置の製造方法

#### 2. 特許請求の範囲

半導体表面に絶縁膜を化学気相成長法で成膜する方法において、 ヘリウム、 ネオン、 アルゴン、キセノン等の希釈ガス値度を成膜時間に対して変化させることを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

【産業上の利用分野】

本発明は半導体装置の製造方法に関する。

[従来の技術]

近年、大型で高解像度の液晶表示パネル、高速で高解像度の密着型イメージセンサ、 三次元 I C 等への実現に向けて、 ガラス、 石英等の絶縁性非晶質基板や、 S 1 O 2 等の絶縁性非晶質層上に、 高性能な 半導体素子を形成する試みが成されている。 特に大型の液晶表示パネル等に於いては、 低コストの要求を満たすため、 安値な低融点ガラス

上に存膜トランジスタ(TFT)を形成すること が必須の要求になりつつある。 従来は、低融点ガ ラス基板上に形成するTPTのゲート絶縁膜に、 Journal of Vacuum Science & Technology Vol.B 8(2) p.517 (1988) Journal of Applied Physics Vol.60, p.3136 (1988) 等に見られるように プラズマ気相成長法(PCVD)を用いたもの、 Applied Physics Letters Vol.50(17) p.1167 (1987)等にみられるように減圧化学気相成長法( LPCVD)を用いたもの、 Electronics Letters Vol.24(3) p.172 (1988), Japanese Journal of Applied Physics Vol.28(8) p.805,835.L 908 (1988) 等にみられるように光化学気相成長法 を用いたもの、 Japanese Journal of Applied Physics Vol.22(4) p.L210 (1983)等にみられるよ うにBCRブラズマ気相成長法を用いたもの等が あり、 いずれも低温成膜法で作製したSiO z 薄膜 を用いてきた。

[発明が解決しようとする課題]

しかし、TPTのゲート散化膜 形成を低温(

く800℃)で行なう場合、高温酸化法で形成したゲート機嫌減と比較すると護質が劣り、高性館のTFTが実現で ないという問題点があった。

2

低温で成膜したゲート稳緑度の膜質が多る理由は、ゲート絶縁膜中の残留する欠路地位が半導なインド、不純物等に起因する欠路地位が出来なインド、不純物等に起因する欠路地位が出来ない。空気層が広波で発展をは、空気を破した。このため、従来の低温成態を形成した。このため、Journal of Applied Physics Vol.80。p.3138(1986)等に示すように、PCV対域である。この方法が知られている。この方法によく低減する限にHeガスを表別ればPCV力成膜時のブラズマダメははしている。必要を表別では大変を成膜できる。必要では、この方法では大変をで発現をで発現をである。必要では大変をで発現をで発現があった。

本発明は以上の問題点を解決するもので、 その 目的は低温プロセスを用いて高性能のTPTを高

れておらず結晶成長の抜が全く存在しないことが 翼ましい。 秋圧化学気相成長法(LPCVD)の 場合は、成膜湿度がなるべく低くて、成膜速度が 草い条件が渡している。 シランガス (SiHz) を 用いる場合は500℃~560℃程度、ジシラン ガス (SizHs) を用いる場合は300℃~50 0℃程度の成膜温度で分解地積が可能である。 ト リンランガス(SiaHa)は分解温度がより低い。 成膜温度を高くすると堆積した膜が多結晶になる ので、 Siイオン注入によって一旦非晶賞化する 方法もある。 ブラズマ化学 気相成 長法(PCVD) の場合は、 基板温度が500℃以下でも成膜でき る。 また、 成膜波前に水素プラズマあるいはアル ゴンブラズマ処理を行えば、 基仮表図の清浄化と 成蹊を連載的に行うことができる。 光路起CVD 法の場合も500℃以下の低温成膜及び基板表面 の清浄化と成蹊を遠続的に行うことができる点で 効果的である。 電子ピーム蒸着法などのような高 実空莨菪法の場合は誤がポーラスであるために大 気中 破粛を顕中に取り込み易く、 結晶成長の紡

いスループットで作製することにある。

#### [課題を解決するための手段]

本発明の半導体装置の製造方法は、半導体表面に絶縁膜を化学気相成長法で成膜する方法において、ヘリウム、ネオン、アルゴン、キセノン等の希訳ガス湿度を成膜時間に対して変化させることを特徴とする。

#### 〔 寒旌 例 〕

げとなる。 このことを防ぐために、 奥空雰囲気から取り出す前に300℃~500℃程度の低温熱処理を行い膜を緻密化させることが有効である。

固相成長させたシリコン薄膜上にゲート絶縁膜となるSi〇₂薄膜を200~1500人成膜する。 PCVD法をSiO₂の成膜に用いる場合は、Si Hょと亜酸化塩末ガス(N₂〇)の混合ガスを用い る。膜のダメージが低減するために、SiH。、N ₂〇の混合ガスにHeなどの不活性ガス加える。不

活性ガスの内でも原子量の最も小さいHeがブラ ズマダメージも最も少なくなるので泣ましい。 ゲ ート絶縁膜に81の遊化膜を用いる場合には81 He、 窒素ガス(Ne)またはアンモニアガス(N Hョ) の混合ガス、 これに加えて希釈ガスにHe等 の不活性ガスを用いる。 光CVDではSiHiの代 わりにSiァH。、SiァH゚ガス等を用いる。 PC VDでは、 成膜ガスのガス流量比はHeを希釈ガ スに使う場合、初期状態でSiH 4/N 2〇 /He = 1 / 1 2 5 / 4 0 0 0 であり、 これを第 1 図に 示すような曲線に従ってHeガスの液量を成膜時 間で変化させる。 猿糞の刺繍はマスフローコント ローラをマイクロコンピュータで創御することに よって行った。 基板温度は50~650℃ RF パワーは10~40mW/cm\*の範囲が望ましい。 第1図に示すようにHeの流量を変化させると、 Si/SiOz界面付近ではHeは希釈量の大きい 状態、 即ち膜のダメージは低めて小さいが成膜速 皮は遅い状態で膜形成が進み、Si/SiO2界面 から離れるにしたがって、 成膜速度は速くなる。

1.

な透明性導電膜などを用いることができる。 成膜 方法としては、 C V D 法、 スパッタ法、 真空護者 法、 等の方法があるが、 ここでの詳しい説明は書 略する。

競いて第2回(e)に示されるように、 原間絶 経費208を積圧する。 鉄原関絶緑鏡材料として この様な成譲方法を採用することによって、成腹時間を短く保ったまま良好なSi/SiOz界面を実現することができる。約10分間の成族時間で800~1000人のSiOzが形成される。この様にして成譲したSiOz膜を真空中、または不活性ガス中で300~500℃の温度で熱処理を行うと膜が最格化するので望ましい。

本発明を用いて作製した多結品シリコン薄膜を、薄膜トランジスタに応用した例を第2回にしたがって説明する。多結晶シリコン薄膜基板を第2回(a)に示す。201は絶縁板、202は多結晶シリコン薄膜である。203は上述の方法で作製したゲート絶縁膜のSiO2である。次に前記シリコン薄膜をフォトリソグラフィ法によりパタニングして第2回(b)に示すように島状にする。

次に第2図(c)に示されるように、ゲート電 框 2 0 4 を形成する。 狭ゲート電極材料としては 多結局シリコン辞跡、 あるいはモリブデンシリサ イド、 あるいはアルミニウムやクロムなどのよう な金属膜、 あるいはITOやSnOs などのよう

は、酸化膜あるいは窓化膜などを用いる。 純緑性が良好ならば膜厚はいくらでもよいが、 数千人から数 A m 程度が普通である。 窓化膜の形成方法としては、 LPCVD法あるいはプラズマCVD法などが簡単である。 反応には、 アンモニアガスと シランガスと窒素ガスとの混合ガスなどを用いる。

ここで、水素プラズマ法、あるいは水素イオン 注入法、あるいはプラズマ窓化膜からの水素の拡 散法などの方法で水常イオンを導入すると、ゲー ト酸化膜界面などに存在するダングリングボンド などの欠陥が終端化される。この様な水素化工程 は、層間絶縁膜208を積層する前におこなって もよい。

される.

#### [発明の効果]

本発明によって得られた大粒径多結晶シリコン等膜を用いて等膜トランジスタを作成すると、 優れた特性が得られる。 従来に比べて、 奪膜トランジスタの O N 電波は増大し O F F 電流は小さくなる。 またスレッシホルド電圧も小さくなりトランジスタ特性が大きく改善される。

非晶質絶縁基板上に優れた特性の薄膜トランジスタを作製することが可能となるので、ドライバー回路を同一基板上に集積したアクティブマトリクス基板に応用した場合にも十分な高消費をの成立に、電気性の向上に対してもストリクス基板の低級、600℃以下の低温プロセスに数の低級を、600℃以下の低温プロセスに数をもい。

本発明を、光電変換素子とその走査回路を同一 チップ内に集積した密着型イメージセンサに応用 した場合には、読み取り速度の高速化、高解像度

三次元デバイスのようなSOI技術を利用した素 子に対しても、 本発切を応用することができる。

#### 4. 図面の簡単な説明

第1 図は本発明における H e ガス流量の成膜時間に対する変化を示す図。

第2回は本発明による溶験トランジスタの製造 工程を示す図。

203………ゲート絶辞膜

204……ゲート電極

2 0 5 --- --- ソース領域

206……・ドレイン領域


207……イオンピーム

2 0 8 --- --- 層間絶鋒膜

2 1 0 … … ドレイン電板

石灰基板やガラス基板だけではなく、サファイ ア基板(AlzOs)あるいはMgO、AlzOs、 BP、CaFz等の結晶性絶縁基板も用いることが できる。

以上移展トランジスタを例として説明したが、 パイポーラトランジスタあるいはヘデロ接合パイ ポーラトランジスタなど容膜を利用した素子に対 しても、本発明を応用することができる。また、



第 1 図

以上

### 特閒平3-19340(5)

